Patentes de AMD Chiplet-Integrated Machine Learning, aceleradores de aprendizaje automático integrados en chiplet

0

AMD solicitó una patente, describen un diseño de chip MLA (Machine Learning Accelerator), que luego se puede combinar con unidades de GPU (como RDNA 3) y unidades de caché (probablemente la versión de GPU de diseño de caché Infinity de AMD)) emparejadas y utilizadas, y RDNA 2 se lanzó por primera vez para crear lo que AMD llamó «APD» (Dispositivo de procesamiento acelerado). Por lo tanto, el diseño permitirá a AMD crear aceleradores de aprendizaje automático basados ​​en chips cuya única función será acelerar el aprendizaje automático, especialmente la multiplicación de matrices. Esto proporcionará una funcionalidad similar al kernel de NVIDIA Tensor.

Al incluir chips tan pequeños, esto puede proporcionar a AMD una forma modular de agregar capacidades de aprendizaje automático a sus múltiples diseños, y esta puede ser la forma de AMD de lograr la aceleración de hardware de funciones similares a DLSS. Esto evita las deficiencias asociadas con la implementación en el propio paquete de GPU: aumentar toda el área de la matriz, lo que aumenta el costo y reduce el rendimiento, al tiempo que permite que AMD lo implemente en productos distintos del paquete. La patente describe la posibilidad de utilizar diferentes técnicas de fabricación en diseños basados ​​en chiplet que se remontan a los módulos de E/S en las CPU Ryzen, que se fabrican mediante un proceso de 12 nanómetros en lugar del proceso de 7 nanómetros de chiplets de núcleo. . La patente también describe la aceleración de las solicitudes de caché de la matriz de GPU al chiplet de caché.