NVIDIA RTX Logic aumenta el área de TPC en un 22% en comparación con Turing sin RTX

0

NVIDIA había aumentado mucho el área de chips al agregar la funcionalidad RTX (en sus dos núcleos Tensor y RT) que podría haber sido mejor utilizada para aumentar el rendimiento en las cargas de trabajo basadas en Shader y sin Raytracing.

Luego de analizar imágenes completas y de alta resolución de los chips TU106 y TU116 de NVIDIA, el usuario de Reddit @Qesa hizo un análisis de la estructura TPC de los chips Turing de NVIDIA, y llegó a la conclusión de que la diferencia entre el TU106 con capacidad RTX de NVIDIA en comparación con su RTX el TU116 eliminado equivale a solo 1.95mm² de lógica adicional por TPC, un aumento del área del 22%. De estos, 1.25mm² se reservan para la lógica del tensor (que acelera tanto el DLSS como la eliminación de ruido en las cargas de trabajo de trazado de rayos), mientras que solo se utilizan 0.7mm² para los núcleos de RT.

Esto significa que un chip TU102 utilizado para el RTX 2080 Ti, que en su configuración completa tiene un área de 754mm², podría haberlo hecho con un chip de 684mm². Parece que la mayor parte del aumento de área en comparación con la arquitectura de Pascal en realidad se debe a un mayor rendimiento (y tamaño) de Caché y conjuntos de instrucciones más grandes en Turing que en la funcionalidad RTX. Sin tener en cuenta la densidad de área obtenida de la transición de 16nm a 12nm, un chip TU106 que alimenta un RTX 2060 ofrece aproximadamente el mismo rendimiento que el chip GP104 que alimenta el GTX 1080 (410mm² en el TU106 frente a 314mm² en el GP104), mientras llevando solo el 75% del conteo de SM (1920 vs. 2560SM).